

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

3-7-75

AU 255

48512

JA 0254762
DEC 1985


✓ 08/48554

(54) PACKAGE FOR SEMICONDUCTOR ELEMENT

(11) 60-254762 (A) (13) 16.12.1985 (19) JP
 (21) Appl. No. 59-111264 (22) 31.5.1984
 (71) FUJITSU K.K. (72) SHIYOUNEIKEHARA
 (51) Int. Cl. H01L25/10

PURPOSE: To set address data for selecting semiconductor elements and to facilitate the increase and decrease in number of the semiconductor elements to be mounted, by providing contact pieces on the upper surfaces of packages, and mounting a plurality of the packages.

CONSTITUTION: Terminals 6 are provided at one side of a member 9 made of a ceramic material and the like. Contact pieces 7 are provided on the other side. Tip parts 6A are formed so that they can be inserted and pulled out. The terminals 6 and the contact pieces 7 are connected to semiconductor elements to be mounted through pattern wirings 8A, 8B and 8C. The increase and decrease in memory capacity are carried out by changing the number of mounting stages of packages 5. For the packages 5-1~5-4, inverters I are formed between the terminals 6-1 and the contact pieces 7-1, and exclusive OR gates G are formed between the terminals 6-2 and the contact pieces 7-2. Therefore, address data can be set based on the mounting sequence of the packages.



⑨ 日本国特許庁(JP)

⑩ 特許出願公開

⑪ 公開特許公報(A)

昭60-254762

⑫ Int.Cl.⁴

識別記号

庁内整理番号

⑬ 公開 昭和60年(1985)12月16日

H 01 L 25/10

7638-5F

審査請求 未請求 発明の数 1 (全4頁)

⑭ 発明の名称 半導体素子のパッケージ

⑮ 特 願 昭59-111264

⑯ 出 願 昭59(1984)5月31日

⑰ 発 明 者 池 原 昌 平 川崎市中原区上小田中1015番地 富士通株式会社内
⑱ 出 願 人 富 士 通 株 式 会 社 川崎市中原区上小田中1015番地
⑲ 代 理 人 弁 理 士 松 岡 宏 四 郎

明 細 書

1. 発明の名称

半導体素子のパッケージ

2. 特許請求の範囲

半導体素子を有するパッケージであって、一面にアドレス設定信号を入力するための第1端子、該一面とは逆の面の該第1端子に対応する位置に第2端子、該第1端子より入力された該アドレス設定信号を減衰して該第2端子より出力するアドレス減衰手段を有することを特徴とする半導体素子のパッケージ。

3. 発明の詳細な説明

(a) 発明の技術分野

本発明はプリント基板に半導体素子を有する同一種類の複数のパッケージが積層されて実装された半導体素子の実装方法に係り、特に、所定のパッケージが選択できる回路が形成されるようにした半導体素子のパッケージに関する。

(b) 従来技術と問題点

複数のメモリ素子などの半導体素子がプリント

基板に実装される場合は第1図に示すように構成されている。第1図は従来の半導体素子のパッケージの概要を示す(a)図は斜視図、(b)図は説明図である。

(a)図に示すように半導体素子2-1~2-nはリード端子が取り付けられたパッケージに制止され、パターン配線を有するプリント基板1の実装面1Aにパッケージを配設することで実装されている。このパッケージのそれぞれのリード端子はプリント基板1の所定のランドに平坦付され、パターン配線に接続されるように構成されている。

このような半導体素子2-1~2-nは例えば装置の構成上メモリ容量が増減する場合があり、半導体素子2-1~2-nの実装数を変える必要がある。したがって、半導体素子2-1~2-nの実装数が減少した場合に当然プリント基板1の大きさは小さくでき、例えば、その長さの大きさは点線のようになり、その長さの小さくすることができ、しかし、一般的にプリント基板1の大きさは所定の大きさによって形成されているため、大きさの異なる複数のプリント基板1を製作す

ことはコストアップとなる。

そこで、所定の大きさのプリント基板1Kには必要な半導体素子2-1~2-nを配設し、メモリ容量の削減によって不要となった半導体素子は除去し、半導体素子の未実装箇所が有するよう形成されている。したがって、実装効率が悪い欠点を有していた。

また、このような構成では半導体素子2-1~2-nは所定の半導体素子を選択してアクセスできるように図4K示す回路が形成されている。

半導体素子2-1~2-nのそれぞれKはアドレス設定部4-1~4-nとゲートG1~Gnとが設けられ、アドレス設定部4-1~4-nK所定のアドレスを設定することにより、記憶部3-1~3-nのアクセスは所定のアドレス情報をそれぞれのゲートG1~GnK送出し所定の記憶部が選択されて行なわれるよう形成されている。したがって、それぞれのアドレス設定部4-1~4-nの一つ一つK対して所定のアドレスを設定しなければならぬ問題を有していた。

(c) 発明の目的

本発明の目的はパッケージの上面Kは素子を取り、積載のパッケージが積載して実装できるようにしこの積載によって半導体素子の選択すべきアドレス情報の設定が行なわれ、かつ、半導体素子の実装の増減が容易に行なえるようにしたもので、前述の問題点を除去したものを提供するものである。

(d) 発明の構成

本発明の目的は、かかる半導体素子の実装方法Kにおいて、一面Kアドレス設定信号を入力するための第1端子、該一面とは逆の面の該第1端子K対応する位置K第2端子、該第1端子より入力された該アドレス設定信号を変更して該第2端子より出力するアドレス変更手段を有することを特徴とする半導体素子のパッケージKより達成される。

(e) 発明の実施例

以下本発明を第2図および第3図を参考にして詳細K説明する。第2図は本発明Kよる半導体素子のパッケージの一実施例を示す、第2図の(a)、(b)、

(c)図は説明図、第3図は構成図である。

プリント基板1Kの実装面1AKはパッケージ5-1の端子6が半田付されることとパッケージ5-1が図4Kされ、このパッケージ5-1Kは更Kパッケージ5-2が、パッケージ5-2はパッケージ5-3が、それぞれの端子6が挿入されることと積載するようK実装されるようKしたものである。

このような積載は図4K示すようKパッケージ5を形成することで行なえる。セラミック材などKよって形成された部材9の一方Kは端子6を設け、他方Kは接触片7を設け、接触片7の挿入孔7Aは端子6の先端部6Aが挿脱できるように形成され、それぞれの端子6および接触片7Kはパターン配線8A、8B、8Cを介して内設された半導体素子K接続されるようK形成されている。

したがって、メモリ容量の増減Kよって半導体素子の実装数を減らす場合は積載されたパッケージ5の積載数を減らすことで行なえ、増減は容易K行なえる。尚、パッケージ5-1、5-2、

5-3、5-4の積載Kは冷却を考慮して間隔Sを設けると良い。また、(c)図K示す所定のパッケージを選択する番地認識回路を形成することもできる。

それぞれのパッケージ5-1~5-4Kは端子6-1と接触片7-1との間Kインバータ1を、端子6-2と接触片7-2との間K排他オプゲートGを形成すると、積載されることにより、パッケージ5-1と5-2、5-2と5-3、5-3と5-4とはそれぞれの端子6-1が接触片7-1K、端子6-2が接触片7-2K接触される。

そこで、パッケージ5-1の端子6-1と端子6-2とを"0"Kすると、パッケージ5-2の端子6-1と6-2は"1"と"0"、パッケージ5-3の端子6-1と6-2は"0"と"1"、パッケージ5-4の端子6-1と6-2は"1"と"1"が出力される。したがってパッケージの積載順序Kよってアドレス情報の設定が行なわれる。

また、例えば、第3図K示す回路構成が可能である。互いの端子片6と接触片7とが接続されて

接続されたパッケージ5-1、5-2、5-3、5-4のそれぞれにはゲートG1〜G4とインバータIとが設けられている。ゲートG1とインバータIでは前述のようにアドレス情報の設定が行なわれる。

例えば、アドレス情報S1、S2を"0"に設定し、アドレス選択信号S3とS4とが"0"の時はパッケージ5-1の排他ノアゲートG2とG3の出力は"1"となり、又、選択指示信号S5が"1"になるので、アンドゲートG4はオープンなる。しかし、パッケージ5-2では排他ノアゲートG2の出力が"0"、排他ノアゲートG3の出力が"1"となり、パッケージ5-3では排他ノアゲートG2の出力が"1"、排他ノアゲートG3の出力が"0"となり、パッケージ5-4では排他ノアゲートG2とG3との出力が"0"となり、いづれのアンドゲートG4もクローズとなる。したがって、チップセレクト信号S5はパッケージ5-1の記憶素子Mをアクセスするが、パッケージ5-2、5-3、5-4の記憶素子Mはアクセスされない。又、アドレス情報S1、S2を"0"に設定しパッケージ5

-2を選択する場合はS3を"1"、S4を"0"、パッケージ5-3を選択する場合はS3"0"、S4を"1"、パッケージ5-4を選択する場合はS3を"1"、S4を"1"にすればよい。

このように構成すると、アドレス選択信号S3とS4の所定のアドレス情報によって、ノアゲートG2、G3出力を受けるゲートG4を介して所定のパッケージが選択され、所定の記憶素子Mをアクセスすることができ。

(f) 発明の効果

以上説明したように本発明はパッケージ5は積載されて実装されるようにし、パッケージ5は接続されることで、パッケージ5に形成されたゲート回路によって所定のアドレスが設定されるようにしたものである。

これにより、パッケージ5の実装は積載されて行なわれているため、パッケージ5の着脱による半導体素子の実装数の増減が容易となり、かつ、実装効率の向上を図ることができ、更に、従来のようなアドレス設定部および設定部のアドレス

設定は不要となり、実用効果は大である。

4. 図面の簡単な説明

第1図は従来の半導体素子のパッケージを示す(a)図は斜視図、(b)図は説明図、第2図の(a)(b)(c)図は本発明による半導体素子のパッケージの一実施例を示す説明図、第3図は回路構成図を示す。

図中において、

1はプリント板基板、2-1〜2-nは半導体素子、3-1〜3-nは記憶部、4-1〜4-nはアドレス設定部、5-1、5-2、5-3、5-4はパッケージ、6-1、6-2、6は端子、7-1、7-2、7は接点片を示す。

代理人 弁理士 松岡安四郎



第1図




图 2





图 3

